DigiLab

indica le esercitazioni. I componenti e gli apparecchi di ciascuna esercitazione si visualizzano espandendo la voce.

1. 1 Confronto tra elettronica analogica ed elettronica digitale Gegenüberstellung Analogtechnik – Digitaltechnik pag. 1
2. 1.1 Esercitazione: Elettronica analogica Analogtechnik pag. 1
3. 1.2 Esercitazione: Elettronica digitale Digitaltechnik pag. 2
4. 1.3 Elementi di elettronica digitale Digitaltechnik elementar pag. 3
5. 1.3.1 Esercitazione: Proposizioni logiche – circuiti logici Logische Aussagen – logische Schaltungen pag. 3
6. 1.3.2 Esercitazione: Stati binari e stati logici Binäre und logische Zustände pag. 4
7. 2 Circuiti logici fondamentali Logische Grundschaltungen pag. 5
8. 2.1 La funzione NOT Die NICHT-Funktion pag. 5
9. 2.1.1 Esercitazione: Analisi della funzione NOT con il DIGILAB Untersuchung der NICHT-Funktion mit dem DIGILAB pag. 6
10. 2.2 La funzione AND Die UND-Verknüpfung pag. 7
11. 2.2.1 Esercitazione: Variante circuitale a contatti della funzione AND Kontaktbehaftete Schaltungsvariante der UND-Funktion pag. 7
12. 2.2.2 Esercitazione: Circuito AND con diodi UND-Schaltung mit Dioden pag. 8
13. 2.2.3 Esercitazione: Analisi della funzione AND con integrati TTL Untersuchung der UND-Funktion mit TTL-Bausteinen pag. 9
14. 2.3 La funzione OR Die ODER-Verknüpfung pag. 10
15. 2.3.1 Esercitazione: Variante circuitale a contatti della funzione OR Kontaktbehaftete Schaltungsvariante der ODER-Funktion pag. 11
16. 2.3.2 Esercitazione: Circuito OR con diodi ODER-Schaltung mit Dioden pag. 11
17. 2.3.3 Esercitazione: Analisi della funzione OR con integrati TTL Untersuchung der ODER-Funktion mit TTL-Bausteinen pag. 12
18. 3 Circuiti integrati TTL nella pratica TTL-Schaltkreise in der Praxis pag. 13
19. 3.1 Fondamenti Grundlagen pag. 13
20. 3.1.1 Denominazione degli integrati TTL Bezeichnung von TTL-Bausteinen pag. 14
21. 3.1.2 Dati elettrici comuni della famiglia TTL Gemeinsame elektrische Daten der TTL-Familie pag. 15
22. 3.2 Valori di tensione degli integrati TTL Spannungswerte von TTL-Bausteinen pag. 15
23. 3.2.1 Esercitazione: Valori ammessi della tensione d’ingresso Zulässige Spannungswerte der Eingangsspannung pag. 15
24. 3.2.2 Esercitazione: Valori ammessi della tensione d’uscita Zulässige Spannungswerte der Ausgangsspannung pag. 15
25. 3.2.3 Esercitazione: Tensione d’uscita in funzione della tensione d’ingresso Ausgangsspannung in Abhängigkeit von der Eingangsspannung pag. 16
26. 3.2.4 Esercitazione: Campi della tensione di esercizio per componenti TTL Betriebsspannungsbereiche für TTL-Bauelemente pag. 16
27. 3.3 Parte esercizi Übungsteil pag. 15
28. 3.3.1 Esercitazione: Analisi dei fondamenti Auswertung der Grundlagen pag. 17
29. 3.3.2 Esercitazione: Analisi della caratteristica di trasferimento di un invertitore logico Untersuchung der Übertragungskennlinie eines Negationsgliedes pag. 18
    1 componente / apparecchio

    • 1620.1 Interfaccia di misura USB Tipo 1620.1
30. 3.3.3 Esercitazione: Rilievo automatico della caratteristica di trasferimento Uo = f (Uin) Automatische Aufnahme der Übertragungskennlinie Uo = f (Uin) pag. 20
31. 4 Porte logiche composte dell’elettronica digitale Zusammengesetze Grundbausteine der Digitaltechnik pag. 21
32. 4.1 La funzione NAND Die NAND-Funktion pag. 21
33. 4.1.1 Esercitazione: Analisi della funzione NAND Untersuchung der NAND-Funktion pag. 22
34. 4.2 La funzione NOR Die NOR-Funktion pag. 23
35. 4.2.1 Esercitazione: Analisi della funzione NOR Untersuchung der NOR-Funktion pag. 24
36. 4.2.2 Esercitazione: Funzione AND realizzata con porte NOR UND-Funktion aus NOR-Gattern pag. 24
37. 4.3 La funzione antivalenza Die Antivalenz-Funktion pag. 25
38. 4.3.1 Esercitazione: Analisi della funzione antivalenza Untersuchung der Antivalenz-Funktion pag. 26
39. 4.3.2 Esercitazione: Composizione della funzione antivalenza con porte logiche fondamentali Zusammensetzung der Antivalenz-Funktion aus Grundbausteinen pag. 26
40. 4.4 La funzione equivalenza Die Äquivalenz-Funktion pag. 27
41. 4.4.1 Esercitazione: Analisi della funzione equivalenza Untersuchung der Äquivalenz-Funktion pag. 28
42. 4.4.2 Esercitazione: Composizione della funzione equivalenza con porte logiche fondamentali Zusammensetzung der Äquivalenz-Funktion aus Grundbausteinen pag. 28
43. 4.4.3 Esercitazione: Dall’equivalenza all’antivalenza Entwicklung von Antivalenz aus Äquivalenz pag. 28
44. 5 Elettronica digitale nella pratica Digitaltechnik in der Praxis pag. 29
45. 5.1 Fondamenti Grundlagen pag. 29
46. 5.1.1 Ingressi non utilizzati delle porte TTL Unbenutzte Eingänge von TTL-Gattern pag. 29
47. 5.1.2 Che cosa significano fan-out e fan-in? Was bedeutet Fan-Out und Fan-In? pag. 29
48. 5.2 Parte esercizi Übungsteil pag. 30
49. 5.2.1 Esercitazione: Analisi di una porta NOR a tre ingressi Untersuchung eines NOR-Gatters mit drei Eingängen pag. 30
50. 5.2.2 Esercitazione: Analisi di una porta NAND a tre ingressi Untersuchung eines NAND-Gatters mit drei Eingängen pag. 30
51. 6 Le leggi dell’algebra di commutazione Die Gesetze der Schaltalgebra pag. 31
52. 6.1 Fondamenti Grundlagen pag. 31
53. 6.1.1 L’algebra booleana Die Boolesche Schaltalgebra pag. 31
54. 6.1.2 Leggi di De Morgan De Morgansche Gesetze pag. 32
55. 6.2 Parte esercizi Übungsteil pag. 33
56. 6.2.1 Esercitazione: Analisi delle leggi commutative Untersuchung der kommutativen Gesetze pag. 33
57. 6.2.2 Esercitazione: Analisi delle leggi associative Untersuchung der assoziativen Gesetze pag. 33
58. 6.2.3 Esercitazione: Analisi delle leggi distributive Untersuchung der distributiven Gesetze pag. 34
59. 6.2.4 Esercitazione: Combinazioni possibili di una variabile logica Mögliche Kombinationen einer Schaltvariablen pag. 34
60. 6.2.5 Esercitazione: Analisi delle leggi di assorbimento Untersuchung der Absorptionsgesetze pag. 35
61. 6.2.6 Esercitazione: Analisi della doppia negazione Untersuchung der Doppelten Negation pag. 35
62. 6.2.7 Esercitazione: Analisi delle leggi di De Morgan Untersuchung der De Morganschen Gesetze pag. 36
63. 7 Dalla tabella della verità al circuito Von der Wahrheitstabelle zur Schaltung pag. 37
64. 7.1 Metodi di sviluppo dei circuiti digitali Entwicklungsmöglichkeiten für digitale Schaltungen pag. 37
65. 7.1.1 Esercitazione: La forma normale disgiuntiva completa Die vollständige disjunktive Normalform pag. 37
66. 7.1.2 Esercitazione: La forma normale congiuntiva completa Die vollständige konjunktive Normalform pag. 37
67. 7.1.3 Esercitazione: La mappa di Karnaugh (KV) Das KV-Diagramm pag. 38
68. 7.2 Parte esercizi Übungsteil pag. 40
69. 7.2.1 Esercitazione: Esercizio 1 Übung 1 pag. 40
70. 7.2.2 Esercitazione: Esercizio 2 Übung 2 pag. 41
71. 8 Circuiti semplici con porte logiche Einfache Schaltungen mit logischen Gattern pag. 42
72. 8.1 Esercitazione: Comando dell’illuminazione di una scala Steuerung einer Treppenhausbeleuchtung pag. 42
73. 8.2 Esercitazione: Procedura di selezione per un posto di lavoro Auswahlverfahren für eine Arbeitsstelle pag. 43
74. 8.3 Esercitazione: Controllo di una rete elettrica Kontrolle eines Stromnetzes pag. 44
75. 9 Analisi di reti logiche combinatorie Analyse logischer Schaltnetze pag. 45
76. 9.1 Generalità Allgemeines pag. 45
77. 9.2 Esercitazione: Analisi Analyse pag. 45
78. 9.3 Esercitazione: Analisi dei circuiti con un analizzatore logico Schaltungsanalyse mit einem Logik-Analyser pag. 46
79. 9.4 Parte esercizi Übungsteil pag. 48
80. 9.4.1 Esercitazione: Analisi di un circuito logico a due ingressi Analyse einer logischen Schaltung mit zwei Eingängen pag. 48
81. 9.4.2 Esercitazione: Analisi di un circuito logico a tre ingressi Analyse einer logischen Schaltung mit drei Eingängen pag. 49
82. 10 Elementi bistabili Bistabile Elemente pag. 50
83. 10.1 Generalità Allgemeines pag. 50
84. 10.2 Il flip-flop RS Das RS-Flipflop pag. 50
85. 10.2.1 Esercitazione: Flip-flop RS con porte NOR RS-Flipflop aus NOR-Gattern pag. 50
86. 10.2.2 Esercitazione: Flip-flop RS con porte NAND RS-Flipflop aus NAND-Gattern pag. 51
87. 10.3 Esercitazione: Il flip-flop JK Das JK-Flipflop pag. 52
88. 10.4 Il flip-flop JK master-slave Das JK-Master-Slave-Flipflop pag. 52
89. 10.4.1 Esercitazione: Funzionamento Funktionsweise pag. 52
90. 10.4.2 Esercitazione: Analisi degli ingressi di set e reset del flip-flop JK Untersuchung der Setz- und Rücksetzeingänge des JK-Flipflops pag. 53
91. 10.4.3 Esercitazione: Analisi degli ingressi J e K del flip-flop JK Untersuchung der Eingänge J und K des JK-Flipflops pag. 53
92. 10.4.4 Esercitazione: Analisi del flip-flop JK master-slave Untersuchung des JK-Master-Slave-Flipflops pag. 54
93. 10.5 Il flip-flop T Das T-Flipflop pag. 55
94. 10.5.1 Esercitazione: Funzionamento Funktionsweise pag. 55
95. 10.5.2 Esercitazione: Analisi del flip-flop T Untersuchung des T-Flipflops pag. 55
96. 11 Circuiti contatori Zählerschaltungen pag. 56
97. 11.1 Generalità Allgemeines pag. 56
98. 11.2 Contatori asincroni Asynchrone Zähler pag. 56
99. 11.2.1 Esercitazione: Il principio dei contatori asincroni Das Prinzip von Asynchronzählern pag. 56
100. 11.2.2 Esercitazione: Analisi di un contatore asincrono in avanti a 3 bit Untersuchung eines asynchronen 3-Bit-Vorwärtszählers pag. 57
101. 11.2.3 Esercitazione: Contatore asincrono in avanti a 3 bit con l’interfaccia di misura Asynchroner 3-Bit-Vorwärtszähler mit dem Messinterface pag. 59
102. 11.2.4 Esercitazione: Contatore asincrono all’indietro a 3 bit con l’interfaccia di misura Asynchroner 3-Bit-Rückwärtszähler mit dem Messinterface pag. 60
103. 11.3 Contatori asincroni modulo n Asynchrone Modulo-n-Zähler pag. 61
104. 11.3.1 Esercitazione: Il principio dei contatori modulo n Das Prinzip der Modulo-n-Zähler pag. 61
105. 11.3.2 Esercitazione: Analisi di un contatore modulo 6 con il DIGILAB Untersuchung eines Modulo-6-Zählers mit dem DIGILAB pag. 62
106. 11.3.3 Esercitazione: Contatore modulo 6 con l’interfaccia di misura Modulo-6-Zähler mit dem Messinterface pag. 64
107. 11.4 Contatori sincroni Synchrone Zähler pag. 65
108. 11.4.1 Esercitazione: Il principio dei contatori sincroni Das Prinzip von Synchronzählern pag. 65
109. 11.4.2 Esercitazione: Analisi di un contatore sincrono a 3 bit con il DIGILAB Untersuchung eines 3-Bit-Synchronzählers mit dem DIGILAB pag. 66
110. 11.4.3 Esercitazione: Analisi di un contatore sincrono a 3 bit con l’interfaccia di misura Untersuchung eines 3-Bit-Synchronzählers mit dem Messinterface pag. 67
111. 12 Registri a scorrimento Schieberegister pag. 68
112. 12.1 Fondamenti Grundlagen pag. 68
113. 12.2 Parte esercizi Übungsteil pag. 69
114. 12.2.1 Esercitazione: Analisi di un registro a scorrimento seriale con il DIGILAB Untersuchung eines seriellen Schieberegisters mit dem DIGILAB pag. 69
115. 12.2.2 Esercitazione: Analisi di un registro a scorrimento seriale con l’interfaccia di misura Untersuchung eines seriellen Schieberegisters mit dem Messinterface pag. 70
116. 13 Registri di memoria Speicherregister pag. 71
117. 13.1 Fondamenti Grundlagen pag. 71
118. 13.2 Parte esercizi Übungsteil pag. 72
119. 13.2.1 Esercitazione: Analisi di un registro di memoria a 3 bit con il DIGILAB Untersuchung eines 3-Bit-Speicherregisters mit dem DIGILAB pag. 72
120. 13.2.2 Esercitazione: Analisi di un registro di memoria a 3 bit con l’interfaccia di misura Untersuchung eines 3-Bit-Speicherregisters mit dem Messinterface pag. 73
121. 14 Codici e convertitori di codice Codes & Codeumsetzer pag. 74
122. 14.1 Codici Codes pag. 74
123. 14.1.1 Esercitazione: Codici numerici Zahlencodes pag. 75
124. 14.1.2 Esercitazione: Codici alfanumerici Alphanumerische Codes pag. 76
125. 14.2 Parte esercizi Übungsteil pag. 77
126. 14.2.1 Esercitazione: Convertitore di codice BCD (8421) / 7 segmenti (8421)-BCD / 7-Segment-Codeumsetzer pag. 77
127. 14.2.2 Esercitazione: Analisi del display a 7 segmenti con l’interfaccia di misura Untersuchung der 7-Segment-Anzeige mit dem Messinterface pag. 78
128. 14.2.3 Esercitazione: Analisi delle pseudotetradi con l’interfaccia di misura Untersuchung der Pseudotetraden mit dem Messinterface pag. 78
129. 15 Circuiti aritmetici Rechenschaltungen pag. 79
130. 15.1 Fondamenti Grundlagen pag. 79
131. 15.1.1 Generalità Allgemeines pag. 79
132. 15.1.2 Il semisommatore Der Halbaddierer pag. 79
133. 15.1.3 Il sommatore completo Der Volladdierer pag. 80
134. 15.2 Parte esercizi Übungsteil pag. 81
135. 15.2.1 Esercitazione: Analisi di un semisommatore con il DIGILAB Untersuchung eines Halbaddierers mit dem DIGILAB pag. 81
136. 15.2.2 Esercitazione: Analisi di un sommatore completo con il DIGILAB Untersuchung eines Volladdierers mit dem DIGILAB pag. 81
137. 15.2.3 Esercitazione: Sviluppo di un circuito comparatore Entwicklung einer Komparatorschaltung pag. 82
138. 16 Convertitore A/D – convertitore D/A A/D-Umsetzer – D/A-Umsetzer pag. 83
139. 16.1 Convertitore analogico-digitale Analog-Digital-Umsetzer pag. 83
140. 16.1.1 Fondamenti Grundlagen pag. 83
141. 16.1.2 Esercitazione: Analisi della conversione analogico-digitale Untersuchung der Analog-Digital-Umsetzung pag. 85
142. 16.1.3 Esercitazione: Sviluppo di un convertitore di codice Entwicklung eines Codeumsetzers pag. 86
143. 16.2 Convertitore digitale-analogico Digital-Analog-Umsetzer pag. 87
144. 16.2.1 Fondamenti Grundlagen pag. 87
145. 16.2.2 Esercitazione: Analisi della conversione digitale-analogico Untersuchung der Digital-Analog-Umsetzung pag. 88
146. 16.2.3 Esercitazione: Digitalizzazione e codifica di una tensione analogica Digitalisierung und Codierung einer Analogspannung pag. 89

Nessuna voce corrisponde al filtro.

1. Sezione soluzioni

2. 2 Circuiti logici fondamentali Logische Grundschaltungen L 1
3. 2.1 La funzione NOT Die NICHT-Funktion L 1
4. 2.1.1 Analisi della funzione NOT con il DIGILAB Untersuchung der NICHT-Funktion mit dem DIGILAB L 1
5. 2.2 La funzione AND Die UND-Verknüpfung L 1
6. 2.2.1 Variante circuitale a contatti della funzione AND Kontaktbehaftete Schaltungsvariante der UND-Funktion L 1
7. 2.2.2 Circuito AND con diodi UND-Schaltung mit Dioden L 1
8. 2.2.3 Analisi della funzione AND con integrati TTL Untersuchung der UND-Funktion mit TTL-Bausteinen L 1
9. 2.3 La funzione OR Die ODER-Verknüpfung L 2
10. 2.3.1 Variante circuitale a contatti della funzione OR Kontaktbehaftete Schaltungsvariante der ODER-Funktion L 2
11. 2.3.2 Circuito OR con diodi ODER-Schaltung mit Dioden L 2
12. 2.3.3 Analisi della funzione OR con integrati TTL Untersuchung der ODER-Funktion mit TTL-Bausteinen L 2
13. 3 Circuiti integrati TTL nella pratica TTL-Schaltkreise in der Praxis L 3
14. 3.3 Parte esercizi Übungsteil L 3
15. 3.3.1 Analisi dei fondamenti Auswertung der Grundlagen L 3
16. 3.3.2 Analisi della caratteristica di trasferimento di un invertitore logico Untersuchung der Übertragungskennlinie eines Negationsgliedes L 3
17. 3.3.3 Rilievo automatico della caratteristica di trasferimento Uo = f (Uin) Automatische Aufnahme der Übertragungskennlinie Uo = f (Uin) L 4
18. 4 Porte logiche composte dell’elettronica digitale Zusammengesetze Grundbausteine der Digitaltechnik L 5
19. 4.1 La funzione NAND Die NAND-Funktion L 5
20. 4.1.1 Analisi della funzione NAND Untersuchung der NAND-Funktion L 5
21. 4.2 La funzione NOR Die NOR-Funktion L 5
22. 4.2.1 Analisi della funzione NOR Untersuchung der NOR-Funktion L 5
23. 4.2.2 Funzione AND realizzata con porte NOR UND-Funktion aus NOR-Gattern L 6
24. 4.3 La funzione antivalenza Die Antivalenz-Funktion L 6
25. 4.3.1 Analisi della funzione antivalenza Untersuchung der Antivalenz-Funktion L 6
26. 4.3.2 Composizione della funzione antivalenza con porte logiche fondamentali Zusammensetzung der Antivalenz-Funktion aus Grundbausteinen L 6
27. 4.4 La funzione equivalenza Die Äquivalenz-Funktion L 6
28. 4.4.1 Analisi della funzione equivalenza Untersuchung der Äquivalenz-Funktion L 6
29. 4.4.2 Composizione della funzione equivalenza con porte logiche fondamentali Zusammensetzung der Äquivalenz-Funktion aus Grundbausteinen L 7
30. 4.4.3 Dall’equivalenza all’antivalenza Entwicklung von Antivalenz aus Äquivalenz L 7
31. 5 Elettronica digitale nella pratica Digitaltechnik in der Praxis L 7
32. 5.2 Parte esercizi Übungsteil L 7
33. 5.2.1 Analisi di una porta NOR a tre ingressi Untersuchung eines NOR-Gatters mit drei Eingängen L 7
34. 5.2.2 Analisi di una porta NAND a tre ingressi Untersuchung eines NAND-Gatters mit drei Eingängen L 8
35. 6 Le leggi dell’algebra di commutazione Die Gesetze der Schaltalgebra L 8
36. 6.2 Parte esercizi Übungsteil L 8
37. 6.2.1 Analisi delle leggi commutative Untersuchung der kommutativen Gesetze L 8
38. 6.2.2 Analisi delle leggi associative Untersuchung der assoziativen Gesetze L 8
39. 6.2.3 Analisi delle leggi distributive Untersuchung der distributiven Gesetze L 9
40. 6.2.4 Combinazioni possibili di una variabile logica Mögliche Kombinationen einer Schaltvariablen L 9
41. 6.2.5 Analisi delle leggi di assorbimento Untersuchung der Absorptionsgesetze L 9
42. 6.2.6 Analisi della doppia negazione Untersuchung der Doppelten Negation L 9
43. 6.2.7 Analisi delle leggi di De Morgan Untersuchung der De Morganschen Gesetze L 10
44. 7 Dalla tabella della verità al circuito Von der Wahrheitstabelle zur Schaltung L 10
45. 7.2 Parte esercizi Übungsteil L 10
46. 7.2.1 Esercizio 1 Übung 1 L 10
47. 7.2.2 Esercizio 2 Übung 2 L 11
48. 8 Circuiti semplici con porte logiche Einfache Schaltungen mit logischen Gattern L 11
49. 8.1 Comando dell’illuminazione di una scala Steuerung einer Treppenhausbeleuchtung L 11
50. 8.2 Procedura di selezione per un posto di lavoro Auswahlverfahren für eine Arbeitsstelle L 12
51. 8.3 Controllo di una rete elettrica Kontrolle eines Stromnetzes L 12
52. 9 Analisi di reti logiche combinatorie Analyse logischer Schaltnetze L 13
53. 9.4 Parte esercizi Übungsteil L 13
54. 9.4.1 Analisi di un circuito logico a due ingressi Analyse einer logischen Schaltung mit zwei Eingängen L 13
55. 9.4.2 Analisi di un circuito logico a tre ingressi Analyse einer logischen Schaltung mit drei Eingängen L 14
56. 10 Elementi bistabili Bistabile Elemente L 16
57. 10.2 Il flip-flop RS Das RS-Flipflop L 16
58. 10.2.2 Flip-flop RS con porte NAND RS-Flipflop aus NAND-Gattern L 16
59. 10.4 Il flip-flop JK master-slave Das JK-Master-Slave-Flipflop L 16
60. 10.4.2 Analisi degli ingressi di set e reset del flip-flop JK Untersuchung der Setz- und Rücksetzeingänge des JK-Flipflops L 16
61. 10.4.3 Analisi degli ingressi J e K del flip-flop JK Untersuchung der Eingänge J und K des JK-Flipflops L 16
62. 10.4.4 Analisi del flip-flop JK master-slave Untersuchung des JK-Master-Slave-Flipflops L 17
63. 10.5 Il flip-flop T Das T-Flipflop L 17
64. 10.5.2 Analisi del flip-flop T Untersuchung des T-Flipflops L 17
65. 11 Circuiti contatori Zählerschaltungen L 18
66. 11.2 Contatori asincroni Asynchrone Zähler L 18
67. 11.2.2 Analisi di un contatore asincrono in avanti a 3 bit Untersuchung eines asynchronen 3-Bit-Vorwärtszählers L 18
68. 11.2.3 Contatore asincrono in avanti a 3 bit con l’interfaccia di misura Asynchroner 3-Bit-Vorwärtszähler mit dem Messinterface L 19
69. 11.2.4 Contatore asincrono all’indietro a 3 bit con l’interfaccia di misura Asynchroner 3-Bit-Rückwärtszähler mit dem Messinterface L 19
70. 11.3 Contatori asincroni modulo n Asynchrone Modulo-n-Zähler L 20
71. 11.3.2 Analisi di un contatore modulo 6 con il DIGILAB Untersuchung eines Modulo-6-Zählers mit dem DIGILAB L 20
72. 11.3.3 Contatore modulo 6 con l’interfaccia di misura Modulo-6-Zähler mit dem Messinterface L 21
73. 11.4 Contatori sincroni Synchrone Zähler L 22
74. 11.4.2 Analisi di un contatore sincrono a 3 bit con il DIGILAB Untersuchung eines 3-Bit-Synchronzählers mit dem DIGILAB L 22
75. 11.4.3 Analisi di un contatore sincrono a 3 bit con l’interfaccia di misura Untersuchung eines 3-Bit-Synchronzählers mit dem Messinterface L 23
76. 12 Registri a scorrimento Schieberegister L 23
77. 12.2 Parte esercizi Übungsteil L 23
78. 12.2.1 Analisi di un registro a scorrimento seriale con il DIGILAB Untersuchung eines seriellen Schieberegisters mit dem DIGILAB L 23
79. 12.2.2 Analisi di un registro a scorrimento seriale con l’interfaccia di misura Untersuchung eines seriellen Schieberegisters mit dem Messinterface L 24
80. 13 Registri di memoria Speicherregister L 25
81. 13.2 Parte esercizi Übungsteil L 25
82. 13.2.1 Analisi di un registro di memoria a 3 bit con il DIGILAB Untersuchung eines 3-Bit-Speicherregisters mit dem DIGILAB L 25
83. 13.2.2 Analisi di un registro di memoria a 3 bit con l’interfaccia di misura Untersuchung eines 3-Bit-Speicherregisters mit dem Messinterface L 25
84. 14 Codici e convertitori di codice Codes & Codeumsetzer L 26
85. 14.2 Parte esercizi Übungsteil L 26
86. 14.2.1 Convertitore di codice BCD (8421) / 7 segmenti (8421)-BCD / 7-Segment-Codeumsetzer L 26
87. 14.2.2 Analisi del display a 7 segmenti con l’interfaccia di misura Untersuchung der 7-Segment-Anzeige mit dem Messinterface L 28
88. 14.2.3 Analisi delle pseudotetradi con l’interfaccia di misura Untersuchung der Pseudotetraden mit dem Messinterface L 28
89. 15 Circuiti aritmetici Rechenschaltungen L 28
90. 15.2 Parte esercizi Übungsteil L 28
91. 15.2.1 Analisi di un semisommatore con il DIGILAB Untersuchung eines Halbaddierers mit dem DIGILAB L 28
92. 15.2.2 Analisi di un sommatore completo con il DIGILAB Untersuchung eines Volladdierers mit dem DIGILAB L 28
93. 15.2.3 Sviluppo di un circuito comparatore Entwicklung einer Komparatorschaltung L 29
94. 16 Convertitore A/D – convertitore D/A A/D-Umsetzer – D/A-Umsetzer L 29
95. 16.1 Convertitore analogico-digitale Analog-Digital-Umsetzer L 29
96. 16.1.2 Analisi della conversione analogico-digitale Untersuchung der Analog-Digital-Umsetzung L 29
97. 16.1.3 Sviluppo di un convertitore di codice Entwicklung eines Codeumsetzers L 30
98. 16.2 Convertitore digitale-analogico Digital-Analog-Umsetzer L 30
99. 16.2.2 Analisi della conversione digitale-analogico Untersuchung der Digital-Analog-Umsetzung L 30
100. 16.2.3 Digitalizzazione e codifica di una tensione analogica Digitalisierung und Codierung einer Analogspannung L 31

Nessuna voce corrisponde al filtro.