Versuche zur Digitaltechnik

markiert Versuche. Bauelemente und Geräte je Versuch lassen sich aufklappen.

1. Hauptteil

2. 1 Logische Grundschaltungen S. 3
3. 1.1 Grundlagen S. 3
4. 1.1.1 Darstellungsformen und Hilfsmittel S. 3
5. 1.1.2 Gesetze der Schaltalgebra S. 5
6. 1.1.3 Vollständige disjunktive Normalform S. 6
7. 1.1.4 Vollständige konjunktive Normalform S. 6
8. 1.1.5 KV-Diagramme S. 7
9. 1.1.6 Logikfunktionen mit NOR- und NAND Elementen S. 8
10. 1.2 Versuchsteil S. 9
11. 1.2.1 Versuch: Wichtige binäre Verknüpfungen S. 9
12. 1.2.2 Versuch: Gesetze der Schaltalgebra S. 10
13. 1.2.3 Versuch: Disjunktive und konjunktive Normalform S. 15
14. 1.2.4 Versuch: Schaltungsentwurf mit Hilfe von KV-Diagrammen S. 17
15. 1.2.5 Versuch: Darstellung von Schaltnetzen in NAND bzw. NOR-Technik S. 19
16. 1.2.6 Versuch: Äquivalenz S. 22
17. 1.2.7 Versuch: Antivalenz S. 23
18. 1.2.8 Versuch: Arbeiten mit TTL-Bausteinen S. 24
19. 2 Schmitt-Trigger S. 27
20. 2.1 Grundlagen S. 27
21. 2.2 Versuch: Versuchsteil S. 28
22. 3 Bistabile Kippstufen S. 29
23. 3.1 Grundlagen S. 29
24. 3.1.1 Allgemeines S. 29
25. 3.1.2 Asynchrone Flipflops S. 29
26. 3.1.3 Synchrone Flipflops S. 31
27. 3.2 Versuchsteil S. 33
28. 3.2.1 Versuch: RS-Flipflop aus NOR-Gattern S. 33
29. 3.2.2 Versuch: RS-Flipflop aus NAND-Gattern S. 34
30. 3.2.3 Versuch: Taktzustandsgesteuerte RS-Flipflops S. 35
31. 3.2.4 Versuch: RS-Flipflops mit dominierendem S- oder R-Eingang S. 36
32. 3.2.5 Versuch: D-Flipflops S. 37
33. 3.2.6 Versuch: Einflankengesteuertes RS-Flipflop S. 38
34. 3.2.7 Versuch: Zweizustandsgesteuertes D-Flipflop S. 41
35. 3.2.8 Versuch: Einflankengesteuertes JK-Flipflop S. 42
36. 4 Monostabile Kippstufen S. 47
37. 4.1 Grundlagen S. 47
38. 4.2 Versuchsteil S. 48
39. 4.2.1 Versuch: Das Monoflop des Digitalen Trainings systems S. 48
40. 4.2.2 Versuch: Verzögerungsschaltungen S. 49
41. 5 Codeumsetzer, Codierer S. 53
42. 5.1 Grundlagen S. 53
43. 5.1.1 Allgemeines S. 53
44. 5.1.2 8421-BCD / 3-Exzeß-Codeumsetzer S. 53
45. 5.2 Versuchsteil S. 56
46. 5.2.1 Versuch: 8421-BCD / Dezimal-Codeumsetzer S. 56
47. 5.2.2 Versuch: 8421-BCD / 7-Segment-Codeumsetzer S. 58
48. 5.2.3 Versuch: Codiererschaltungen S. 61
49. 6 Rechenschaltungen S. 63
50. 6.1 Grundlagen S. 63
51. 6.1.1 Allgemeines S. 63
52. 6.1.2 Halbaddierer S. 63
53. 6.1.3 Volladdierer S. 64
54. 6.1.4 Korrekturaddition bei Dezimalzahlen S. 65
55. 6.1.5 Subtrahierer für Dualzahlen S. 66
56. 6.2 Versuchsteil S. 68
57. 6.2.1 Versuch: Halbaddierer S. 68
58. 6.2.2 Versuch: Volladdierer S. 70
59. 6.2.3 Versuch: Addierschaltungen für den 8421-BCD-Code S. 72
60. 6.2.4 Versuch: Halbsubtrahierer S. 77
61. 6.2.5 Versuch: Vollsubtrahierer S. 78
62. 6.2.6 Versuch: Subtrahierer für Dualzahlen S. 81
63. 6.2.7 Versuch: 2-Bit-Parallel-Multiplikationsschaltung S. 83
64. 6.2.8 Versuch: Rechenwerk für 4-Bit-Dualzahlen S. 85
65. 7 Zählschaltungen S. 87
66. 7.1 Grundlagen S. 87
67. 7.1.1 Allgemeines S. 87
68. 7.1.2 Asynchronzähler S. 87
69. 7.1.3 Synchronzähler S. 88
70. 7.1.4 Modulo-n-Zähler S. 90
71. 7.1.5 Programmierbare Zähler S. 91
72. 7.2 Versuchsteil S. 92
73. 7.2.1 Versuch: Asynchrone Vorwärtszähler S. 92
74. 7.2.2 Versuch: Asynchrone Rückwärtszähler S. 94
75. 7.2.3 Versuch: Asynchrone Umkehrzähler S. 96
76. 7.2.4 Versuch: Asynchrone Modulo-n-Zähler S. 97
77. 7.2.5 Versuch: Synchronzähler S. 99
78. 7.2.6 Versuch: Programmierbare Zähler S. 102
79. 8 Registerschaltungen S. 105
80. 8.1 Grundlagen S. 105
81. 8.1.1 Allgemeines S. 105
82. 8.1.2 Schieberegister S. 105
83. 8.1.3 Universalschieberegister S. 106
84. 8.2 Versuchsteil S. 107
85. 8.2.1 Versuch: JK-Schieberegister S. 107
86. 8.2.2 Versuch: Schieberegister mit paralleler Dateneingabe S. 109
87. 8.2.3 Versuch: Serielle Datenübertragung S. 111
88. 9 Multiplexbetrieb S. 115
89. 9.1 Grundlagen S. 115
90. 9.2 Versuch: Versuchsteil S. 117
91. 10 Arithmetisch-logische Einheit S. 121
92. 10.1 Grundlagen S. 121
93. 10.1.1 Allgemeines S. 121
94. 10.1.2 Zusammenwirken von ALU und Akkumulator S. 121
95. 10.1.3 Rechenwerkbaustein 74HC / HCT181 S. 122
96. 10.2 Versuchsteil S. 124
97. 10.2.1 Versuch: Arithmetische Operationen S. 124
98. 10.2.2 Versuch: ALU mit Akkumulator S. 126
99. 11 Speicherschaltungen S. 129
100. 11.1 Grundlagen S. 129
101. 11.1.1 Allgemeines S. 129
102. 11.1.2 Erweiterung der Wortbreite S. 129
103. 11.1.3 Erweiterung der Anzahl der Speicher plätze S. 130
104. 11.1.4 Speicherbausteine RAM 8 x 4 und EEPROM 8 x 4 S. 131
105. 11.2 Versuchsteil S. 132
106. 11.2.1 Versuch: Beschreiben und Lesen von Speicher bausteinen S. 132
107. 11.2.2 Versuch: Wortbreite S. 134
108. 11.2.3 Versuch: Speicherkapazität S. 137
109. 12 Analog-Digital-Umsetzer, Digital Analog-Umsetzer S. 139
110. 12.1 Grundlagen S. 139
111. 12.1.1 Allgemeines S. 139
112. 12.1.2 Analog-Digital-Umsetzer S. 139
113. 12.1.3 Digital-Analog-Umsetzer S. 140
114. 12.2 Versuchsteil S. 141
115. 12.2.1 Versuch: Analog-Digital-Umsetzung S. 141
116. 12.2.2 Versuch: Digital-Analog-Umsetzung S. 144
117. 12.2.3 Versuch: Signalübertragung S. 146
118. 12.2.4 Versuch: Digitaler Funktionsgenerator S. 148

119. Lösungsteil

120. Lösungsteil L 1
121. 1 Logische Grundschaltungen L 1
122. 2 Schmitt-Trigger L 9
123. 3 Bistabile Kippstufen L 11
124. 4 Monostabile Kippstufen L 17
125. 5 Codeumsetzer, Codierer L 19
126. 6 Rechenschaltungen L 25
127. 7 Zählschaltungen L 37
128. 8 Registerschaltungen L 45
129. 9 Multiplexbetrieb L 51
130. 10 Arithmetisch-logische Einheit L 53
131. 11 Speicherschaltungen L 55
132. 12 Analog-Digital-Umsetzer, Digital Analog-Umsetzer L 59

133. Anhang

134. Anhang A 1
135. 1 Formelzeichen A 1
136. 2 Verwendete Meßgeräte A 2
137. 3 Literaturhinweise A 2

138. Folien

139. Folien
140. DIGI MODULE BOARD (Typ 3930)

Kein Eintrag passt zum Filter.